台積電はAIチップのパッケージ技術を開発します。

The Informationによると、台積電(TSM.N)はAIチップのパッケージング技術を開発する予定です。

これまで、パッケージングは半導体製造において比較的一般的な工程と見なされていましたが、AIの需要が急増する中で、チップ設計会社はより多くのプロセッサと高帯域幅メモリをますます大きく、複雑なパッケージに統合する必要があります。先進的なパッケージングは業界で最も重要なボトルネックの一つとなっています。インテルは、埋め込み型多チップ相互接続ブリッジ（EMIB）というパッケージング技術を開発しました。

この技術は、小さなシリコンブリッジを利用してプロセッサとメモリの間に高速接続を確立します。より大規模な多チップ設計をサポートできるため、より高性能なAIチップを構築し、チップ設計者がサプライチェーンの多様化を実現するのを助けることができるため、NVIDIA(NVDA.O)などの潜在的な顧客の関心を引いています。

関係者によると、台積電内部では、エンジニアたちがこの先進的なパッケージングプロジェクトを「類EMIB」と呼び、一部の顧客とこの提案について話し合ったことがあるとのことです。