Linea는 RISC-V 아키텍처로 전환할 예정이며, 이는 이더리움 재단이 추진하는 RISC-V 로드맵과 매우 일치합니다

이더리움 L2 프로젝트 Linea는 트위터에서 그들의 암호학 연구원 Alexandre Belling이 Ethproofs에서 Linea가 RISC-V 아키텍처로 전환할 것이라고 발표했다고 전했습니다. 주요 이유는 이더리움 하드포크마다 제약 모듈을 완전히 다시 작성해야 하며, 이로 인해 팀이 오랜 기간 복잡성과 싸우는 대신 최전선 성능을 추진하는 데 어려움을 겪고 있기 때문입니다. RISC-V는 단 32개의 레지스터와 약 40개의 명령어만 제공합니다. 증명 시스템에 있어 추적 범위가 더 좁아 실시간으로 구축할 수 있으며, 증명자는 즉시 증명 조각을 처리하기 시작할 수 있습니다.

또한, RISC-V는 더 좁은 실행 경로와 Type-1 호환성을 가지며, zkC(제약 원주 언어), Vortex 및 Arcane(증명 / 집계 스택)과 형식적 검증을 유지합니다. Linea는 이 조치가 이더리움 재단이 추진하고 있는 RISC-V 로드맵과 매우 일치한다고 밝혔으며, 더 많은 기술 세부 사항은 몇 주 후에 발표될 예정입니다.