AMD công bố kế hoạch sản xuất bộ xử lý máy chủ 2 nanomet vào năm 2027

AMD đã công bố về cấu trúc vi xử lý máy chủ và bố trí kết nối chip tại diễn đàn công nghệ In Depth. Venice sử dụng quy trình N2 của TSMC và gói CoWoS-L tiên tiến, đồng thời áp dụng cầu nối tản nhiệt nâng cao (EFB), trong khi Verano sẽ sử dụng quy trình N2P. Giám đốc kiến trúc máy chủ của AMD, Mahesh Subramony, cho biết, với việc tăng số lượng lõi tính toán, cần phải truyền tải nhiều dữ liệu hơn giữa các chip, EFB giúp giảm tiêu thụ điện năng và độ trễ thông qua kết nối khoảng cách ngắn. AMD dự đoán quy mô thị trường CPU trung tâm dữ liệu sẽ tăng từ khoảng 26 tỷ USD vào năm 2025 lên khoảng 220 tỷ USD vào năm 2030, với tỷ lệ tăng trưởng hàng năm vượt quá 50%.

Về hợp tác đóng gói, ASE và SPIL tham gia phát triển và xác minh kết nối cầu nối 2.5D cấp wafer, AMD và Licheng đã hoàn thành xác minh kết nối EFB cấp bảng. Vào tháng 5 năm 2026, AMD đã công bố sẽ đầu tư hơn 10 tỷ USD vào hệ thống công nghiệp Đài Loan, mở rộng hợp tác chiến lược và khả năng đóng gói tiên tiến. Về tiến độ sản phẩm, nền tảng Venice SP7 đã được giao hàng, trong khi SP8 dự kiến sẽ cung cấp vào nửa đầu năm 2027 cho thị trường doanh nghiệp, Verano và Venice-X dự kiến sẽ ra mắt vào nửa cuối năm cùng năm, với mục tiêu sản xuất hàng loạt các sản phẩm vi xử lý máy chủ vào năm 2027.