ai半導体

三星電機とクアルコムは、2.1Dパッケージ用の有機ブリッジ技術を共同開発しており、関連する開発と検証は1年以上行われています。有機ブリッジはインテルのEMIBで使用されるシリコンブリッジに似ていますが、有機材料を使用し、基板プロセスで製造され、同一パッケージ内の複数の半導体チップを接続するために使用されます。三星電機は、溝のあるFC-BGA基板に有機ブリッジを埋め込み、クアルコムチップを接続し、性能と信頼性を評価しています。クアルコムは、これをデータセンターの大規模な多チップ半導体に使用することを検討しており、2024年10月に関連特許を申請しました。三星電機は、他の多くの顧客とも並行してこの技術を開発しています。有機ブリッジの目標は、5層から7層の再配線層で、線幅と間隔は1.5から2ミクロン、ビアは4から5ミクロンで、チップ間のパターン密度は1ミリメートルあたり500から1000個に達します。三星電機は、自社で試作したサンプルを評価し、外部供給の評価も行い、三星電子のウェーハファウンドリと協力してパッケージ評価を行っています。

9月10日、サムスン電子パッケージング事業部の課長、キム・サンフン氏が仁川松島会議センターで開催されたKPCA Show国際セミナーINSIGHT 2026で講演を行い、AI半導体パッケージ基板の大型化、高多層化に対応するマルチレイヤコア（MLC）技術の方向性を提案しました。キム・サンフン氏は、従来は単層コア（SLC）方式で単一のCCLの厚さを増加させることで、コアが厚くなると内部のビアや回路加工の難易度が上昇し、ビアのサイズが縮小される制約があったと述べました。MLCはCCLとPPGの多層構造、さらには2枚のCCLの混合構造に転換することで、剛性と配線の自由度を同時に向上させ、PPG層にグラウンドや信号配線を配置することが可能です。2枚のCCLの間に接合層を加えることで基板をより安定して支えることができますが、プロセスはより複雑になります。現在の量産では、一般的に凸点間隔は90μm以上で、85μm前後が印刷微細ハンダボールプロセスの転換点であり、80μm付近では難易度が著しく上昇し、55--45μm級では金属凸点に転換する可能性があります。ガラスコアは別の選択肢として、剛性が高く、熱膨張係数が低いため、大型パッケージの反りを減少させるのに役立ちますが、脆弱な取り扱いや微細孔のメッキ技術の問題を解決する必要があります。基板は信号完全性、電源完全性、機械的完全性を同時に満たす必要があり、高性能パッケージ基板の層数は約20層、90mm級から120mm級、さらには40層以上に発展するでしょう。

DIGITIMESの報道によると、業界関係者は三大メモリメーカーが2027年の年間生産能力配分交渉を前倒しで完了し、DRAMとHBMの生産能力がいずれも売り切れたことを明らかにしました。NAND Flashに関しては、DRAMほどの緊張感はないものの、2026年8月末までに生産能力も予約完了する見込みです。ADATAの会長である陳立白は、HBMとAIサーバー関連のアプリケーションがDRAM生産能力のほぼ**70%**を占め、PCおよびスマートフォン用DRAMの供給は相対的に限られると確認しました。業界の評価によれば、Samsung、Micron、SanDiskの2027年の年間NAND生産能力もすでに予約が完了しており、KioxiaとSK hynixは8月末までに確認する見込みです。SKグループの会長である崔泰源は、2027年のAI半導体需要が2026年に比べて**60-100%増加する見込みで、ストレージ需要の増加幅は50-60%に達すると述べ、供給と需要のギャップが拡大し続け、「史上最も深刻な不足」に直面する可能性があると警告しました。業界関係者は、2026年に比べて生産能力配分モデルはより秩序があるが、メーカーが提供できる量は通常顧客の需要の60-70%**にとどまり、一部の中小買い手は依然として商品が手に入らない困難に直面していると指摘しています。2027年のメモリ価格の上昇幅は緩やかになる可能性がありますが、高止まりが常態化する恐れがあります。