Taiwan Semiconductor Manufacturing Company tạm thời sử dụng gói vi cầu HBM, yêu cầu phát triển phương án 5μm

Theo thông tin từ ngành vật liệu, vào ngày 2 tháng 9, TSMC dự kiến sẽ tiếp tục sử dụng công nghệ vi chóp truyền thống trong thời gian ngắn thay vì liên kết hỗn hợp, để kết nối bộ nhớ băng thông cao HBM với bộ tăng tốc AI trong các gói tiên tiến. Xét đến chu kỳ phát triển vật liệu liên quan, vi chóp với khoảng cách nhỏ hơn dự kiến sẽ được sử dụng cho đến giai đoạn cuối của HBM4 và giai đoạn đầu của HBM5. TSMC đã yêu cầu các đối tác vật liệu và thiết bị phát triển giải pháp liên kết và lấp đầy đáy cho chóp khoảng 5 micromet, các nhà cung cấp Hàn Quốc và Nhật Bản đã bắt đầu phát triển, sản xuất hàng loạt chóp 5μm dự kiến sẽ bắt đầu vào nửa cuối năm 2028.

Hiện tại, chiều cao chóp của HBM thế hệ thứ ba, tức HBM3E, khoảng 15--25μm, HBM4 gần khoảng 10μm. Các nhà cung cấp vật liệu Nhật Bản trước đó đã cho biết khó đảm bảo chất lượng dưới 15μm. Việc rút ngắn và tinh chỉnh chóp là do giới hạn chiều cao của khối HBM và nhu cầu về mật độ kết nối cao hơn. JEDEC quy định chiều cao tối đa của chồng HBM là 775μm. Trong gói CoWoS tiên tiến của TSMC, các chồng HBM đã được lắp ráp bởi nhà cung cấp GPU và bộ nhớ được lắp đặt vào lớp trung gian silicon thông qua vi chóp, chồng 16 lớp DRAM được hoàn thành trong gói HBM bởi SK hynix và Samsung Electronics.

Thế hệ đầu tiên và thứ hai của HBM sử dụng chóp hàn lớn hơn, vi chóp đã trở thành xu hướng chính khoảng thế hệ HBM3. SK hynix sử dụng quy trình MR-MUF, Samsung Electronics sử dụng TC-NCF. Liên kết hỗn hợp có thể đạt được kết nối mỏng hơn và dày hơn thông qua việc liên kết trực tiếp các pad đồng, TSMC đã sử dụng trên nền tảng SoIC cho chồng chip logic, nhưng HBM vẫn được kết nối với lớp trung gian bằng vi chóp.