ムーアの法則

台湾の《工商时报》9月14日の報道によると、GPUやASICの計算能力が継続的に向上する中、従来の銅相互接続は消費電力と信号伝送の限界に近づいており、TSMCは共同パッケージングの光学CPOの配置を加速しています。業界は、CPOの帯域幅が2年ごとに倍増し続ける場合、AI時代の「CPOムーアの法則」が形成されることを期待しています。業界の分析によれば、CPOの帯域幅のアップグレードには主に3つのルートがあり、単一チャネルの速度は200Gから400G以上に向上し、光チャネルの数は16から32、64以上に拡張され、波長分波多重化WDMが導入されることです。2040年までには理論値で現在の約128倍に達する可能性があり、現在の約3.2Tのレベルで計算すると、長期的には数百Tに向けての発展の余地があります。TSMCは光相互接続の役割をウェハー受託生産からシステム統合に拡張し、3DFabric、CoWoS、SoICからシリコンフォトニクスとCPOに至るまで、計算、HBMメモリ、高速I/Oを統合しています。高速電気信号が200Gを超えると、ABF基板、PCB、コネクタなどの長い銅経路を通過する際に信号の減衰が激しくなり、業界は銅経路を短縮し、光経路を延長する方向に進んでいます。パッケージングアーキテクチャの面では、現段階では光エンジンが基板に配置されており、次のステップではCPOを中間層に置くことが期待されており、将来的にはSoIC技術を利用して光集積回路PICとASICを3D垂直統合に向かわせる可能性があります。業者は、CPOが量産に向かうには、パッケージング、光結合、テストの課題を克服する必要があると述べています；

ChainCatcher のメッセージによると、TechCrunch が報じたところでは、NVIDIA の CEO ジェンセン・ファンは CES の講演で、同社の AI チップの性能向上速度がムーアの法則を超えていると述べました。彼は、NVIDIA の最新データセンター向けスーパー チップ GB200 NVL72 が AI 推論タスクにおいて、前世代の H100 よりも 30-40 倍速い性能を持ち、全体のチップ性能は 10 年前と比較して 1000 倍向上したと指摘しました。ジェンセン・ファンは、アーキテクチャ、チップ、システム、ライブラリ、アルゴリズムなどのレベルでの同期イノベーションを通じて、NVIDIA がムーアの法則を超える進展を実現できると強調しました。彼はまた、チップ性能が引き続き向上するにつれて、OpenAI の o3 モデルのような高計算要求の AI 推論モデルのコストが徐々に低下すると予測しました。