упаковка

Согласно отчету DIGITIMES, на Саммите полупроводниковой сети 2026 года представители отрасли отметили, что узкие места в индустрии кремниевой фотоники переместились с материалов на точность упаковки и гетерогенную интеграцию. CTO Marvell заявил, что медные соединения близки к физическому пределу, и оптические соединения от конца до конца стали неизбежными.TNO/Holst Centre указал, что настоящим вызовом для CPO является интеграция оптических материалов, таких как LiNbO3 и InP, с платформой CMOS. TSIA сообщила, что на этапе упаковки требуется точность выравнивания оптоволокна на уровне микрон, и Тайвань обладает мировым лидерством в области чипов и упаковки. TNO далее отметил, что упаковка на уровне панели является ключевой возможностью для Тайваня, которая может поддержать массовый спрос на оптические соединения в центрах обработки данных благодаря опыту работы с крупногабаритными стеклянными подложками, однако оборудование для соединения Chip-to-Wafer все еще имеет технологические пробелы. Marvell заявил, что зависимость его кремниевых фотонных чипов от цепочки поставок Тайваня возрастает.

Согласно источникам в индустрии материалов, 2 сентября стало известно, что TSMC ожидает продолжения использования традиционной технологии микровыпуклых контактов в краткосрочной перспективе, а не смешанного соединения, для соединения высокоскоростной памяти HBM с передовыми упаковками AI-ускорителей. Учитывая цикл разработки соответствующих материалов, ожидается, что более мелкие микровыпуклые контакты будут использоваться до позднего этапа HBM4 и раннего HBM5. TSMC уже попросила своих партнеров по материалам и оборудованию разработать решения для соединения и заполнения основания с контактами размером около 5 микрон, и корейские и японские поставщики начали разработки, массовое производство контактов размером 5 мкм ожидается во второй половине 2028 года.В настоящее время высота контактов третьего поколения расширенной HBM, то есть HBM3E, составляет около 15-25 мкм, а HBM4 приближается к 10 мкм. Японские поставщики материалов ранее заявляли, что трудно гарантировать качество ниже 15 мкм. Уменьшение и уточнение контактов связано с ограничениями по высоте кубиков HBM и требованиями к более высокой плотности межсоединений. JEDEC устанавливает максимальную высоту стека HBM в 775 мкм. В передовых упаковках CoWoS от TSMC стеки HBM, собранные поставщиками GPU и памяти, устанавливаются в кремниевый промежуточный слой с помощью микровыпуклых контактов, а 16-слойные кристаллы DRAM собираются такими компаниями, как SK hynix и Samsung Electronics, в упаковке HBM.Первое и второе поколения HBM использовали более крупные припойные контакты, микровыпуклые контакты стали основными примерно с третьего поколения HBM. SK hynix использует технологию MR-MUF, а Samsung Electronics использует TC-NCF. Смешанное соединение позволяет достичь более тонких и плотных межсоединений через прямое соединение медных площадок, TSMC уже использовала это на платформе SoIC для стеков логических чипов, но HBM по-прежнему соединяется с промежуточным слоем с помощью микровыпуклых контактов.

Сообщение ChainCatcher, согласно отчету Экономической газеты, мощностей по передовой упаковке CoWoS компании TSMC недостаточно, и в отрасли сообщается, что часть заказов на заднем этапе была передана на завод Intel в Малайзии, где Intel с помощью части мощностей помогает с упаковкой, обслуживая общих крупных клиентов, нарушая прежние конкурентные привычки экосистемы. Председатель TSMC Уэй Чжецзя ранее на пресс-конференции заявил, что TSMC сосредоточена на передней упаковке, и нехватка на заднем этапе "радует, что больше компаний предлагают мощности", предоставляя гибкие альтернативные решения для общих клиентов.В отчете указывается, что узкое место в мощностях передовой упаковки в основном связано с тем, что скорость увеличения на заднем этапе ниже, чем на переднем этапе, и расширяющийся разрыв мощностей CoWoS вынуждает заказы уходить. Данные SemiAnalysis Chipbook показывают, что уже около 1,3 миллиарда долларов HBM было отправлено в Малайзию, и отраслевые аналитики указывают, что местный завод Intel должен уже обладать возможностями для масштабной интеграции HBM. Генеральный директор Intel Чэнь Ливу заявил, что технология EMIB-T обеспечивает надежный выход, и в условиях нехватки мощностей CoWoS "Intel находится в уникальном положении, чтобы предоставить поддержку". Ожидается, что компании, такие как Xinxing, ASE Technology Holding и Jiadeng, которые имеют пересекающиеся цепочки поставок, также получат выгоду, при этом акции Xinxing в тот день выросли более чем на 7%. Цель применения технологий Intel EMIB-T — массовое производство к 2027 году.

Сообщение ChainCatcher, согласно данным тайваньских СМИ, следующая генерация передовой упаковочной технологии Intel EMIB-T сталкивается с серьезными проблемами по выходу годности. Поставщик печатных плат ABF Unimicron на телефонной конференции по финансовым результатам 29 июля заявил, что эта технология "еще не зрелая", и три поставщика печатных плат EMIB-T (Unimicron, I-Five, New Light) имеют целевой уровень выхода годности всего 50% на этапе первой массовой продукции к концу 2027 года.EMIB-T — это передовое упаковочное решение Intel, сопоставимое с CoWoS-L от TSMC, отличающееся тем, что кремниевый мост встраивается непосредственно в печатную плату, а не используется кремниевая промежуточная прослойка, что делает поставщиков печатных плат ключевым звеном, определяющим успех. Девятое поколение TPU от Google уже подтверждено для массового производства с использованием упаковки EMIB-T в 2028 году, а MediaTek отвечает за совместное проектирование чипов; если чип будет успешно запущен в массовое производство, объем поставок может бросить вызов NVIDIA. Unimicron заявила, что клиент (Intel) предоставил механизм гарантии прибыли, который обеспечит прибыльность поставщика, даже если уровень выхода годности будет низким, а после достижения целевого уровня в 50% маржа будет выше среднего уровня компании. В настоящее время существует значительная неопределенность относительно того, сможет ли EMIB-T достичь цели массового производства до конца 2027 года.